Разработка теоретических основ построения высокопроизводительных компьютерных систем с динамическим распараллеливанием вычислительных процессов

Разработаны теоретические основы построения архитектуры ядра суперскалярного RISC-микропроцессора с расширенными свойствами выявления параллелизма на уровне команд. Достижения расширения параллелизма на уровне команд достигнуто путём организации: одновременного декодирования на RISC-операции 32 байтного командного окна одного из обрабатываемых потоков и одновременной обработки до четырёх потоков команд из набора x86-64. Декодирование командных окон, относительно обрабатываемых потоков, происходит поочерёдно. Декодирование командных окон, относительно команд отдельного обрабатываемого потока, происходит с прогнозом их ветвления и внеочередным запуском на выполнение. В разрабатываемой микроархитектуре процессорного ядра применена децентрализованная схема устройства контроля и управления процессами выполнения команд в конвейере, которая распределена по всем сегментам конвейера. При завершении одного из обрабатываемых потоков команд, вместо него запускается служебный поток команд с виртуальным номером процесса 0. Он диспетчеризирует другой поток команд для выполнения, выбирая его между готовых к выполнению потоков. При этом он осуществляет перезагрузку части регистровой памяти устройства обработки отсутствия страниц виртуальной памяти приложения, а также частей всех кэшей и буферов TLB процессорного ядра, которые связаны с обработкой виртуального номера завершившегося процесса (от 1 до 4).

Разработан новый подход к практическому решению заданий динамического планирования для параллельных систем, построенных на базе процессоров с классической архитектурой, который основывается на использовании потоковой модели вычислений. Сущность нового подхода исследована на примерах реализации алгоритмов некоторых популярных численных методов.