Создание архитектурной концепции и методов проектирования сетевых процессоров с интеллектуальной обработкой данных.
Обоснована методология создания методов синтеза конвейерных вычислительных систем (ВС) путем отображения пространственного графа синхронных потоков данных (ГСПД) в структуру ВС и ее расписание. Разработанные методы обеспечивают при заданном периоде выполнения алгоритма минимизацию длительности тактового интервала, количества процессорных элементов, их регистров, мультиплексоров, межсоединений, объема памяти, а также энергопотребления. Разработаны методы синтеза конвейерных ВС для программируемых логических интегральных схем (ПЛІС), включая метод проектирования с использованием языка VHDL, метод отображения периодических алгоритмов с операторами управления, метод синтеза буферных схем. При этом структурное решение ВС описано языком VHDL и представляет собой проект, готовый к использованию в ПЛІС или заказной СБИС. Это решение получается минуя построение самой структуры, благодаря чему его оптимизация выполняется направленно и имеет меньшую трудоемкость. Разработан также метод ресинхронизации ГСПД, который является направленным и имеет меньшую сложность по сравнению с традиционным методом. Уровень формализации методов достаточный для их автоматической реализации.
Полученные методы проверены при проектировании ВС для цифровой обработки сигналов и решения задач линейной алгебры, реализованных в ПЛИС, параметры которых превышают или не хуже параметров лучших зарубежных образцов. Установлено, что сетевые компьютеры на основе конфигурирванных компьютеров имеют на порядок меньшее энергопотребление при повышенном быстродействии в сравнении с микропроцессорными системами и могут быть запрограммированы благодаря применению предложенных методов. Предложен метод статического планирования в системе сетевых процессоров при ограничениях на ресурсы с минимизацией общего времени выполнения, который благодаря обработке графу зависимости по данным, позволяет выполнять поиск эффективного плана в кратчайший срок.
Разработан ряд виртуальных вычислительных модулей конфигурируемого сетевого процессора, таких как контроллер локальной сети Ethernet, декодер кодов Рида-Соломона, распаковщик файлов в формате GZIP. Разработано ядро микроконтроллера и8051, которое имеет повышенное быстродействие до 100 млн. команд за сек. Разработан и испытан экспериментальный образец сетевого компьютера на основе ПЛИС Xilinx XCV-4SX35.