Суперскалярний RISC-мікропроцесор

Розробка теоретичних основ побудови високопродуктивних комп’ютерних систем з динамічним розпаралелюванням обчислювальних процесів

Розроблено теоретичні основи побудови архітектури ядра суперскалярного RISC-мікропроцесора з розширеними властивостями виявлення паралелізму на рівні команд. Досягнення розширення паралелізму на рівні команд досягнуто шляхом організації: одночасного декодування на RISC-операції командного вікна одного з оброблюваних потоків за розміром 32 байта, та одночасної обробки до чотирьох потоків команд з набору x86-64. Декодування командних вікон, відносно оброблюваних потоків, відбувається почергово.